亚博智能论坛  
  
查看: 561|回复: 0

FPGA系统设计黄金法则

  [复制链接]

该用户从未签到

5

主题

10

帖子

29

积分

新手上路

Rank: 1

积分
29
发表于 2017-8-12 18:03:01 | 显示全部楼层 |阅读模式
不管你是一名逻辑设计师、硬件工程师或系统工程师,甚或拥有所有这些头衔,只要你在任何一种高速和多协议的复杂系统中使用了FPGA,你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键设计问题。
- k' p2 A- w& D% e2 m
- Y3 N$ O) H3 O. B不过,你不必独自面对这些挑战,因为在当前业内领先的FPGA公司里工作的应用工程师每天都会面对这些问题,而且他们已经提出了一些将令你的设计工作变得更轻松的设计指导原则和解决方案。掌握FPGA设计的三大黄金法则,让你设计更轻松。
0 i7 v8 ?$ @" `7 y& r9 r, Y1 x
5 Q6 H) ^3 Y5 f' p0 ?
( ]7 J( p& N4 k/ w一面积与速度的平衡互换原则
, G! \- G) u9 g% k
, b9 j4 K7 C" D9 z( Y这里的面积指的是FPGA的芯片资源,包括逻辑资源和I/O资源等;这里的速度指的是FPGA工作的最高频率(和DSP或者ARM不同,FPGA设计的工作频率是不固定的,而是和设计本身的延迟紧密相连)。 在实际设计中,使用最小的面积设计出最高的速度是每一个开发者追求的目标,但是“鱼和熊掌不可兼得”,取舍之间展示了一个开发者的智慧。, a  x, ?! F5 n& M- O5 w+ {

  p8 U- v! a5 R1 ]1.速度换面积
- n2 G$ h8 U1 N2 }9 ]" C  
& d% T0 f) {3 |5 s3 X, H速度优势可以换取面积的节约。面积越小,就意味着可以用更低的成本来实现产品的功能。速度换面积的原则在一些较复杂的算法设计中常常会用到。在这些算法设计中,流水线设计常常是必须用到的技术。在流水线的设计中,这些被重复使用但是使用次数不同的模块将会占用大量的FPGA资源。对FPGA的设计技术进行改造,将被重复使用的算法模块提炼出最小的复用单元,并利用这个最小的高速代替原设计中被重复使用但次数不同的模块。当然,在改造的过程中必然会增加一些其他的资源来实现这个代替的过程。但是只要速度具有优势,那么增加的这部分逻辑依然能够实现降低面积提高速度的目的。
" Z8 b+ V$ Z+ K. t4 C& \  
/ C9 _! ~- R2 b: Q# N& n) w. M可以看到,速度换面积的关键是高速基本单元的复用。- G2 s" J& L% }2 C1 W
  
' G2 P$ f2 C1 k0 _5 f; n8 D' X. b7 |2.面积换速度
" c) h+ f+ Y3 g+ Z  1 V6 k  l: F* R" ^: X
在这种方法中面积的复制可以换取速度的提高。支持的速度越高,就意味着可以实现更高的产品性能。一些注重产品性能的应用领域可以采用并行处理技术,实现面积换速度。
2 w" M4 I1 D) \7 J6 k- a; b, I! q" g1 C3 {- V

$ P8 }5 v2 D8 n1 h% [0 L, n5 l二硬件可实现原则, t7 U' K1 r; O

% f. z/ R  o6 u' ^FPGA设计通常会使用HDL语言,比如Verilog HDL或者VHDL。当采用HDL语言来描述一个硬件电路功能的时候,一定要确保代码描述的电路是硬件可实现的。
" `' c8 ^5 H; T. U2 r2 h  
7 E3 S% z% S; v5 `Verilog HDL语言的语法与C语言很相似,但是它们之间有着本质的区别。C语言是基于过程的高级语言,编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构,编译后是硬件电路。因此,有些语句在C语言的环境中应用是没有问题的,但是在HDL语言环境下就会导致结果不正确或者不理想。如:
  @; j- P4 n3 P6 W  }5 }* K
; L- p% r8 S6 o  x  for(i=0;i<16;i++)1 n! E2 W% D! P8 Q2 E& T6 `& R/ T
  DoSomething();. W# l. V/ f2 f, ?6 a3 ~: o- _
  & @0 @& n7 ?4 m  B" R
在C语言中运行没有任何问题,但是在Verilog HDL的环境下编译就会导致综合后的资源严重浪费。
- y2 q6 a0 P$ [* ?
  K4 x: C! E3 Y2 s9 V0 m' |. B3 |+ |$ n
三同步设计原则* u0 P( Y/ ?" q7 v

  ]" z4 j1 g6 r9 F6 H  \同步电路和异步电路是FPGA设计的两种基本电路结构形式。. D. ~7 U/ z; P5 d7 |
# L+ P" v: c9 v" V
异步电路的最大缺点是会产生毛刺。同步设计的核心电路是由各种触发器构成的。这类电路的任何输出都是在某个时钟的边沿驱动触发器产生的。所以,同步设计可以很好地避免毛刺的产生。2 ~5 L1 k" X! i- Y* d
回复

使用道具 举报

*滑动验证:
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

快速回复 返回顶部 返回列表